基于VHDL文本的时序逻辑电路设计

[专门为网吧做的公告系统程序]
基于VHDL文本的时序逻辑电路设计 https://www./ruanjian/xitong/1178.html
  • 软件大小:1.08MB
  • 更新时间:2020-08-072011-03-04 10:35
  • 软件语言:简体中文
  • 软件授权:免费软件
  • 软件厂商:威盘网
  • 软件类别:其它工具
软件官网:官方网站
应用平台:Win2K,WinXP,Win2003,Vista,Win7
软件评分:8.9
  • 软件介绍
  • 推荐软件
  • 软件截图
  • 网友评论
  • 下载地址
基本简介

一、实验目的

认识QuartusⅡ的VHDL文本设计历程,进修简单时序逻辑电路的设计、仿真和测试措施。

二、实验

1. 基础命题

用VHDL文本设计触发器,触发器的类型可任选一种。给出法度榜样设计、仿真阐发、硬件测试及具体实验历程。

① 实验道理

由数电常识可知,D触发器由输入的时钟旌旗灯号(CLK)、数据输进口(D)和数据输出(Q)构成。本法度榜样经由过程进程监视CLK和D\,当CLK为上升沿的时刻,将D赋值给Q,要完成这个赋值操作,必须再借助一个旌旗灯号S来进行值的通报。

② 法度榜样设计

③ 仿真阐发

仿真猜测:输入一组波形,当且仅当CLK为上升沿的时刻,Q输出D的值;否则,Q维持原值不变。

图1 D触发器仿真波形图

结论:仿真的结果与仿真猜测同等。

④ 硬件测试

我们经由过程将输出Q设为为灯泡(D1),按键1为D,按键2为CLK。

表2-1 D触发器在GWAC6板上目标芯片EP1C6Q240C8的引脚锁定信息

端口名称端口符号GWAC6板输入输出元件GWAC6板接口目标器件引脚备注

输入DD键1PIO0233模式No.5

CLKCLK键2PIO1234

输出QQD1P1081

如表2-1所示完成元件D触发器与实验板引脚的绑定。如图2所示

图2 D触发器与实验板引脚的绑定

2. 扩展命题

将设计的触发器当作是一个元件,使用元件例化语句设计如图4-1所示4D透明锁存器。给出法度榜样设计、仿真阐发、硬件测试及具体实验历程。

图3 4D透明锁存器

① 实验道理

依据图3 ,我们将所有触发器的时钟输入端接入同一个时钟,将第一个触发器的输入端接入D0输入,第一个触发器输出Q0接入Q0。其他的D触发器按照第一个触发器的接法,按输入、输出口下标的递增顺序与对应的输入、输出总线相连。根据锁存器的特点,在法度榜样设计中,我们经由过程监视CLK的电平,当CLK为高电日常平凡,将输入原样输出;否则维持输出状态。

② 法度榜样设计

③ 仿真阐发

仿真猜测:输入一组波形,当且仅当BCLK为高电平的时刻,BQ输出BD的值;否则,BQ输出高阻态。

图4 4D透明锁存器仿真波形图

实验道理:为了让实验的效果显着,我们取的BCLK周期为BD的两倍。

结论:仿真的结果与仿真猜测同等。

④ 硬件测试

我们经由过程将BD(1)、BD(2)、BD(3)、BD(4)设为按键1、2、3、4,D1,D2,D3,D4为BQ(1)、BQ(2)、BQ(3)、BQ(4),CLK设置为按键5。

表2-2 4D透明锁存器在GWAC6板上目标芯片EP1C6Q240C8的引脚锁定信息

端口名称端口符号GWAC6板输入输出元件GWAC6板接口目标器件引脚备注

输入DBD键1,2,3,4,PIO0,PIO1,PIO2,PIO3233,234,235,236模式No.5

CLKBCLK键5PIO4237

输出QBQD1P108,P109,P110,P1111,2,3,4

如表1-1所示完成元件4D透明锁存器与实验板引脚的绑定。如图5所示

图5 4D透明锁存器与实验板引脚的绑定

查看更多+
网友评论
网名:(您的评论需要经过审核才能显示)
软件截图
下载地址网吧公告 1.6有问题? 报错 + 投诉 + 提问
小提示:根据您的网络,九游会登录_九游会登录下载进入下载助手已为您匹配到最快的下载点
高速下载器地址
迅雷高速下载
旋风高速下载
电信高速下载
网通高速下载
其他下载地址
湖北电信下载
湖北网通下载
广东电信下载
广东网通下载
浙江电信下载
浙江网通下载
北京电信下载
北京网通下载
江苏电信下载
江苏网通下载
该款软件由用户上传。如有异议,请联系用户后,书面通知本站,我们会在24小时内做出处理。

热门软件

热门关键词

评论回复(您的评论需要经过审核才能显示)X

请简要描述您遇到的错误,我们将尽快予以修正。